<legend id="sfctu"><i id="sfctu"><dfn id="sfctu"></dfn></i></legend>

  1. <track id="sfctu"><i id="sfctu"><del id="sfctu"></del></i></track>

    《電子技術應用》
    您所在的位置:首頁 > 電子元件 > AET原創 > 泰瑞達:后摩爾時代的集成電路芯片復雜測試挑戰

    泰瑞達:后摩爾時代的集成電路芯片復雜測試挑戰

    2022-01-25
    來源:泰瑞達


    Screen Shot 2022-01-25 at 10.16.01 am.png

    泰瑞達中國區銷售副總經理黃飛鴻


    編者按:后摩爾時代集成電路芯片的晶體管數量急劇增加,另一方面功能的集成度同樣不斷提高,都對于集成電路芯片測試解決方案提出了新的挑戰,測試效率和測試功能都必須滿足新的測試需求。日前,泰瑞達中國區銷售副總經理黃飛鴻借著新測試設備的解決方案發布的機會,詳細地闡述了集成電路芯片測試的現狀與趨勢。

     

    ATE測試技術發展的三個時代


    集成電路芯片工藝演進大概可以分成三個時代,而ATE測試解決方案同樣隨之演進了若干階段。

     

    Screen Shot 2022-01-25 at 10.30.35 am.png


    在1990年代的時候是0.35微米和0.13微米制程,在這之前是CMOS工藝蓬勃發展的時代,實際上是半導體SOC芯片功能越來越強,在芯片上面會集成模擬的功能,包括數據接口的傳輸率也在增加。在這一時代,對于之前ATE(Automatic Test Equipment)的測試技術帶來極大的挑戰。原先舊的測試平臺實際上不能夠覆蓋這種新帶來的模擬和高速接口測試的需求,表現為對于ATE測試機要滿足日趨復雜的SOC芯片的需求,可以稱之為比拼測試機的“功能時代”。


    到了2000-2015年,集成電路工藝開始進入90納米、65納米、28納米和14納米時代。這個時代工藝越來越先進,芯片尺寸也越來越小,它帶來了芯片上面晶體管集成度越來越高。芯片規模日趨變大之后帶來的挑戰是測試時間非常長,測試成本在整個芯片成本之中的比例變得很高。


    伴隨芯片設計工藝演進,芯片對于ATE測試提出了更為廣泛的要求,包括標準化接口,DFT設計能力也在不斷地加強,只有這樣才能夠覆蓋到日趨復雜的芯片測試需求,ATE測試設備需要具備包括BIST測試和標準化接口測試以及越來越深的掃描測試的能力。


    如果說功能時代基本上測試都是單工位測試,那么進入這個時代單工位測試對芯片成本帶來非常大的壓力,所以對測試機提出了“同測”的要求,即要求測試機板卡集成的通道數要越來越多,能夠同時進行2工位,4工位,8工位測試,在此這個時代也可以稱之為“資本效率時代”。


    第三個時代開啟于2020年后,即集成電路工藝進入5納米和2-3納米,而此時情況似乎開始輪回了。


    這個時代晶體管上面數量的增長,增長速度超過了本身可測試設計的技術。另外,從測試機臺設備角度來看,機臺多工位測試不可能無限次增加。同時芯片的生命周期越來越短,原來消費類芯片生命周期2年或者3年,現在1年就迭代,甚至對于AI芯片和AP高復雜度芯片來說也是逐年迭代,這些因素都是復雜性的因素,對于測試機要求帶來了不同領域,不同要求的復雜性的調整,所以這個時代可以稱之為“復雜性時代”。

     

    “復雜性時代”帶來新挑戰


    先進工藝演進會帶來哪些測試挑戰呢?


    首先,先進工藝芯片增加了測試時間,而ATE測試設備的效率需要提速。

     

    Screen Shot 2022-01-25 at 10.31.35 am.png


    先進工藝演進使得芯片里面晶體管數量逐漸的增加,測試要求對每個晶體管都要覆蓋,因此會極大增加整個芯片的測試時間。


    對于以處理器芯片為代表的數字芯片來說,測試時間主要花費在Scan和BIST測試。工藝尺寸越來越小,勢必帶來測試時間的增加。和2015年相比,同樣測試條件下的測試時間增加了近2.5倍,接下來可能會達到3倍的測試時間。


    對于模擬和射頻芯片來說,除了芯片內部的模擬測試外,Trim測試花費的時間比重越來越大,就是在測試之前內部需要先做trim調整,調整完之后,每顆芯片再進行測試,同樣會帶來額外的測試時間。


    其次,先進工藝條件下,采用先進工藝生產芯片,僅僅是測試時間增加意味著測試成本的增加,同時保證良率(yield)是對于測試技術提出的另一個挑戰。

     

    Screen Shot 2022-01-25 at 10.32.03 am.png


    當工藝尺寸不斷縮減,初次yield對于晶圓來說是不斷下降的,但是隨著芯片程度越來越復雜,每顆芯片Die尺寸是不斷增加的,實際上它對于里面可能帶來失效的概率也在增加,所以兩個因素如果迭加起來看,對800平方毫米的die size wafer來說,可以看到初次良率跌到不足10%。


    雖然消費類集成電路產品所能允許的失效率較高,但是到了2020年出現了新的趨勢,即越來越多的消費和手持移動的芯片開始應用到汽車電子領域。一旦應用場景到了汽車場景之后,對于失效率的要求就會呈指數型增長?,F在對芯片失效率要求掉10個DPM以下,甚至有些場景要求1個DPM。


    在這兩個截然相反的趨勢下,這就要求針對集成電路芯片的ATE測試一定要測的準,才能保證產品良率的提高。

     

    新機臺UltraFLEXplus應對測試挑戰


    為了滿足后摩爾時代大規模集成電路芯片的測試新需求,泰瑞達不斷通過創新技術手段推出系列測試新品設備,UltraFLEXplus就是一款最新型的集成電路芯片的ATE測試平臺。


    Screen Shot 2022-01-25 at 10.32.36 am.png 


    UltraFLEXplus是UltraFLEX家族的新成員,它完全基于UltraFLEX和IG-XL平臺方案的優勢并結合了用戶新的功能需求。


    黃飛鴻表示,UltraFLEXplus是對原來UltraFLEX系列很好的補充,并且具備獨特優勢和特點。


    一是結構更緊湊,采用全水冷系統。


    UltraFLEXplus可謂使人眼前一亮,外觀特別干凈,特別緊湊,跟上一代UltraFLEX相比,感覺一下子漂亮好多,精致很多,集成度做的非常好,是全水冷系統。


    芯片測試接口板采用Broadside技術設計,可以使這塊接口板的應用區域更大,同時可以使接口板PCB層數做的更少。


    二是全新的數字測試板卡。


    測試板卡是一塊插在測試頭里面,上面有一根一根針頂到芯片測試接口板,這個芯片測試接口板是根據每個芯片同測數需求專門設計的。


    全新的數字測試板卡除了高密度特點外,還采用新的技術,包括開放式架構,可升級的架構,后面提到分布式控制CPU的架構。本身來說測試效率提高,同時配合IG-XL軟件可以使工程開發時間從原來100%變成80%,也就是說在更快的時間內,更短的時間內,能夠開發出更優化的測試程序。


    三是獨有的PACE架構。


    PACE架構在這一代UltraFLEXplus平臺上面所獨有采用的。在原來UltraFLEX控制結構總線結構上面是通過中間的工作站主控電腦來控制每塊板卡的測量測試、計算、數據結果的傳送。對于新的架構來說,依然有一臺主控電腦,但是我把真正的板卡控制全部都下放到每塊板卡上面,因為每塊板卡上面都有自己獨立的CPU,在這上面可以完成所有的指令的運行。最終只要通過RESULTS BUS傳回主控電腦就可以了,這樣帶來的好處就是測試效率的提升。


    截至目前, UltraFLEXplus全球裝機量已經接近600臺,獲得了主要客戶的歡迎。



    WechatIMG454.jpeg


    此內容為AET網站原創,未經授權禁止轉載。
    2012国语在线看免费观看下载
    <legend id="sfctu"><i id="sfctu"><dfn id="sfctu"></dfn></i></legend>

    1. <track id="sfctu"><i id="sfctu"><del id="sfctu"></del></i></track>